バッファに LVC245 を使っていますが、５Ｖ系のロジックを入れなければなくても実験はできます。 ちゃんとしたロジックアナライザーとして使いたいときは何らかのバッファを入れたほうが事故によるＦＰＧＡの破壊を防止できます。
信号発生器の出力はΔΣＤＡなのでＬＰＦが必要です。 上記の回路図ではＣＲのＬＰＦのあとにＬＭＶ３５８のバッファを入れていますが、ハイインピーダンスで受ける場合はＣＲのＬＰＦだけでも良いです。
ＦＭアナライザは、入力された信号の周波数の時間的変化を見るものです。
前に作ったＦＭ復調器をつかっています。 ＦＭアナライザを使っているときのΔΣＤＡの出力はＦＭ復調器の出力になっています。
前に作った
ＳＤＲ−１のＦＬＬの特性をいろいろ見てみました。
・ 受信周波数を531kHzから1602kHzに変化させたときの特性実測
受信周波数を５３１ｋＨｚから１６０２ｋＨｚに変化させましたのでＳＤＲ−１のＦＬＬは５２５ｋＨｚから１５９６ｋＨｚに変化します（受信周波数の−６ｋＨｚ）。
変換周波数を１ＭＨｚとして特性を取ったので上記特性のΔ周波数が−４７５ｋＨｚから＋５９６ｋＨｚに変化しています。 ４５０ｍｓぐらいのところで安定しているように読み取れますがはっきりしません。 そこで１５９６ｋＨｚ付近を拡大してみます。
ドラッグして表示周波数センターを移動し、マウスホイール（またはコンテキストメニュー）で垂直軸感度を変更して１５９６ｋＨｚ付近を拡大します。
・ １５９６ｋＨｚ付近を拡大
これをみると本当に安定するのは５５０ｍｓぐらいのところということがわかります。 始まりは２６５ｍｓぐらいのところなので応答時間は２８５ｍｓとなります。
次は周波数変化が小さいときの特性を見てみます。
・ １５９３ｋＨｚから１６０２ｋＨｚに９ｋＨｚ変化させたときの特性
大きく振動し、ちょっと不安定です。
周波数の低いときは全く振動もなく安定なのですが、高い周波数で不安定になるのは制御感度（電圧あたりの周波数変化率）が大きくなっているためです。 ＳＤＲ−１のように周波数差が大きいときは周波数によって制御感度が違うのを考慮し、時定数を切り替えるべきです。
・ 定常状態でのＦＭ性ノイズ特性
５Ｈｚp-pぐらいには収まっているようです。 ＦＬＬなのでこんなものでしょうか。